TSMC випустила перший чіп за покращеним 3-нм техпроцесом N3E, але до масового виробництва ще далеко

bin.ua:

Розробник напівпровідникових мікросхем Alphawave повідомив, що випустив перший в індустрії дослідний зразок чіпа з використанням покращеного 3-нм технологічного процесу N3E від компанії TSMC. Наголошується, що тестовий зразок успішно пройшов усі необхідні тести.

Для Alphawave випустили зразок чіпа ZeusCORE100 1-112Gbps NRZ/PAM4 Serialiser-Deserialiser (SerDes), що представляє собою пару функціональних блоків, які зазвичай використовуються у високошвидкісному зв'язку, для перетворення даних між послідовним і паралельним інтерфейсами в обох напрямках. Він підтримує різні нові стандарти інтерфейсів, включаючи 800G Ethernet, OIF 112G-CEI, PCIe 6.0 і CXL3.0. Подібні чіпи переважно застосовуються для коменікацій у серверних системах.

TSMC планує представити п'ять варіацій 3-нм техпроцесу протягом двох-трьох років. Звичайна версія техпроцесу N3 буде використовуватися провідними клієнтами контрактного виробника чипів, наприклад тієї ж Apple. З введенням другого покоління 3-нм техпроцесу (N3E) планується прискорити, а також збільшити обсяги випуску мікросхем, підвищити рівень їхньої продуктивності та енергоефективності.

Очікується, що чіпи на базі вдосконаленого 3-нм техпроцесу N3E отримають ширше використання в порівнянні з мікросхемами на базі стандартного техпроцесу N3, проте старт масового випуску чіпів на основі техпроцесу N3E очікується не раніше середини 2023 року, тобто через рік після початку масового виробництва чіпів згідно з нормами N3.

Після переходу до масового виробництва чіпів за нормами N3E компанія TSMC планує перейти до випуску мікросхем на техпроцесах N3P і N3S, які будуть варіантами оптимізації N3E під різні класи застосувань. N3P орієнтується на високопродуктивні чіпи, а N3S - на енергоефективні чіпи з